Jpn. Pat. Appln. KOKAI Publication NO. 63-236354

1. Filing Number: Japanese Patent Application

No. 62-69117

- 2. Filing Date: March 25, 1987
- 3. Applicant: Toshiba Corporation (JAPAN)
- 4. KOKAI/KOKOKU Date: October 3, 1988
- 5. Priority: Non
- 6. Request for Examination: Filed
- 7. Int. Cl4 & Japanese Classification: H 01 L 27/08

RECEIVEL NOV 17 2000 MAIL ROOM

SPECIFICATION

- 1. TITLE OF THE INVENTION SEMICONDUCTOR DEVICE
- 2. WHAT IS CLAIMED IS:

A semiconductor device of MOS type provided with a power supply voltage drop circuit, wherein the gate insulation film thickness of a MOS FET operated on the basis of a power supply voltage supplied externally is made thicker than the gate insulation film thickness of a MOS FET operated on the basis of a voltage which has been dropped by the power supply voltage drop circuit.

3. DETAILED DESCRIPTION OF THE INVENTION [OBJECT OF THE INVENTION]

[INDUSTRIAL APPLICABLE FIELD]

The present invention relates to a LSI constituted by MOS FETs, and in particular to a semiconductor device with

a built-in power supply voltage drop circuit.
[PRIOR ART]

In general, in a LSI constituted by using MOS FETs, the gate oxidation films of all of MOS FETs are set to the same thickness. This is because manufacturing process of the LSI is simplest and all of the MOS FETs in the LSI chip operate at 5V.

However, each element and each wire are made finer according to advance of large scale integration in recent years, and it has become difficult to maintain the reliability of the LSI operating at the above 5V when the design rule becomes 0.8 μm or less. This results from the fact that, when an element is small-sized while the power supply voltage is kept constant, electric field is made high. As a result, there occurs such a problem as hot carrier effect, deterioration in voltage proof of a gate oxidation film or the like.

Resistance to hot carrier can be achieved in the MOS

FET by employing a LDD structure for the MOS FET but it is

limited in a certain range. There is no decisive means for

overcoming deterioration in voltage proof of the gate

oxidation film.

In view of the above circumstances, a method for reducing an internal power supply voltage in a LSI has been proposed. In this method, the power supply voltage of 5V is supplied from the outside, it is dropped to 3.3V or so at a power supply voltage drop circuit formed in a chip,

and internal circuits are operated at the dropped voltage. However, even in such a configuration, a circuit operating at 5V exists in an input/output portion, so that hot carrier effect and deterioration in voltage proof of a gate oxidation film can not be avoided.

[PROBLEM TO BE SOLVED BY THE INVENTION]

As mentioned above, in the conventional semiconductor device, there is a drawback that the hod carrier effect, the deterioration in voltage proof of the gate oxidation layer or the like occurs according to advance of large scale integration so that the reliability of the LSI is lowered. As means for solving such a drawback, employment of a LDD structure for the MOS FET is considered. However, there is a limitation in such means, and the voltage proof of the gate oxidation film can not be prevented from deteriorating. In view of this circumstance, a method for lowering internal voltage in the LSI has been proposed. Even in such a structure, hot carrier effect in the input/output portion or deterioration in voltage proof of the gate oxidation film can not be avoided.

The present invention has been achieved in view of the above circumstances and an object thereof is to provide a semiconductor device where hot carrier effect or gate oxidation film deterioration can securely be reduced and reliability can be improved even when the semiconductor device is made finer according to advance of large scale integration.

[STRUCTURE OF THE INVENTION]
[MEANS FOR SOLVING PROBLEM AND OPERATION]

That is, in the present invention, in order to achieve the above object, at least two kinds of gate oxidation films of a MOS FET are used in a LSI, and the gate oxidation film thickness of a MOS FET in an input/output circuit portion which is operated at a power supply voltage supplied from the outside is formed to be thicker than the gate oxidation film thickness of a MOS FET of an internal circuit which is operated at a voltage which has been dropped at a power supply voltage drop circuit.

With this arrangement, since the gate oxidation film of the MOS FET in the input/output circuit portion is made thick, hot carrier effect or voltage proof deterioration of the gate oxidation film can be prevented. Also, since the voltage supplied to the internal circuit is dropped at the power supply voltage drop circuit, the gate oxidation film of the MOS FET constituting the internal circuit may be made thinner, and obstruction to advance of large scale integration and reduction in performance do not occur.

An embodiment of the present invention will be explained below with reference to the drawings. FIG. 2 shows a circuit configuration example of a semiconductor device provided with a power supply voltage drop circuit. In FIG. 2, reference numeral 11 denotes a LSI chip. Built in the LSI chip 11 are three circuit blocks, namely, an

input/output circuit portion 12 which operates at a power supply voltage of 5V and which performs transmission/ reception of data with an external device, a power supply voltage drop circuit 13 which drops the power supply voltage of 5V supplied through the input/output circuit portion 12 to, for example, 3.3V, and a cell and peripheral circuit 14 which is supplied with the voltage which has been dropped by the power supply voltage drop circuit 13 to be operated.

FIG. 1 shows a sectional configuration of a MOS FET configuring the input/output circuit portion 12, and the cell and peripheral circuit 14 in FIG. 2. In FIG. 1, reference numeral 15 denotes a P type silicon substrate, 16 denotes a N type well region applied with a voltage of 3.3V, 17 denotes a N type well region applied with a voltage of 5V, 18 denotes a gate oxidation film whose film thickness is 12 nm, 19 denotes a gate oxidation film whose film thickness is 20 nm, 20 and 20' denote source regions, 21 and 21' denote drain regions, 22 denotes a gate electrode, and 23 denotes an oxidation film for element separation. As illustrated, the gate oxidation film 19 of the MOS FET constituting the input/output circuit portion 12 is made thinner than the gate oxidation film 18 of the MOS FET constituting the cell and peripheral circuit 14.

Next, a method for manufacturing the semiconductor device structured in the above manner will be explained with reference to FIGS. 3 (a) to 3 (d). As shown in

FIG. 3 (a), first, the N type well regions 16 and 17 are formed on the P type silicon substrate 15 using an ordinary CMOS process. Next, after the oxidation film 23 for element separation is formed selectively, the gate oxidation film 24 with thickness of 12 nm or so is formed on the silicon substrate 15 on the element region which has been separated by the oxidation film 23 for element separation.

Next, the gate insulation layer 24 of the MOS FET constituting the cell and peripheral circuit 14 is selectively etched and removed, and the silicon substrate 15 is exposed, as shown in FIG. 3 (b).

Thereafter, thermal oxidation is performed again so that the gate oxidation film 18 with film thickness of about 12 nm is formed on the above exposed silicon substrate 15 of the cell and peripheral circuit 14. At this time, the gate oxidation film 24 of the input/output circuit portion 12 grows up to the gate oxidation film 19 with film thickness of about 20 nm, as shown in FIG. 3 (c).

The subsequent process is similar to an ordinary CMOS process. That is, after the polysilicon gate 22 is formed, the polysilicon gate 22 is utilized as a mask to perform ion implantation of impurities for forming N type and P type selectively, thereby forming the source region 20' and the drain region 21' of the N channel type MOS FET, and the source region 20 and the drain region 21 of the P channel type MOS FET, respectively (refer to FIG. 3(d)).

According to such a manufacturing method, the gate oxidation film 19 of the MOS FET of the input/output circuit portion 12 which operates at 5V can be made thicker than the gate oxidation film 18 of the MOS FET which is operated at the voltage which has been dropped by the power supply voltage drop circuit 13. With such an arrangement, the gate oxidation film of the MOS FET constituting the input/output circuit portion 12 is made thick so that hot carrier effect or voltage proof deterioration of the gate oxidation film can be prevented. As a result, the reliability of the MOS FETs in the entire circuit constituting the LSI chip 11 can be improved largely. the embodiment mentioned above, for example, in the case that the gate oxidation layer 19 of the MOS FET constituting the input/output circuit portion 12 has the thickness of 20 nm and the voltage of 5V is applied thereto, the electric field applied to the gate oxidation layer of the MOS FET is 2.5 MV/cm, and in the case that the gate oxidation layer 18 of the MOS FET constituting the cell and peripheral circuit 14 has the thickness of 12 nm and the voltage of 3.3V is applied thereto, the electric field is 2.75 MV/cm. In the both cases, the electrical fields have values of 3 to 5 MV/cm or less and therefore sufficiently high reliability can be obtained.

Furthermore, in the structure of the present invention, since 5V can be used as an interface of the LSI, such an effect can be obtained that the LSI can be used

without a TTL compatible.

[EFFECT OF THE INVENTION]


As mentioned above, according to the present invention, a semiconductor device can be obtained that, even when the semiconductor device is made finer according to advance of large scale integration, the hot carrier effect or the voltage proof deterioration of the gate oxidation layer can be reduced securely, the reliability can be improved.

4. BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 is a view showing a sectional configuration of a semiconductor device according to an embodiment of the present invention; FIG. 2 is a block diagram showing a circuit configuration of the device shown in FIG. 1; and FIGS. 3 (a) to 3 (d) are views for explaining a method for manufacturing the semiconductor device shown in FIG. 1.

11. LSI chip, 12. input/output circuit portion,
13. power supply voltage drop circuit, 14. cell and
peripheral circuit, 18. gate oxidation film of MOS FET
constituting cell and peripheral circuit, and 19. gate
oxidation film of MOS FET constituting input/output circuit
portion.

Agent for Applicant: Takehiko SUZUYE Patent Attorney



[일본특개소63-236354(공개이88.10

⑩日本国特許庁(JP)

10 特許出頗公開

四公開特許公報(A)

昭63-236354

Mint Cl.1

被別記号

厅内整理番号

砂公開 昭和63年(1988)10月3日

H 01 L 27/08 29/78

102301

C - 7735-5F C - 8422-5F

審査請求 有 発明の数 1 (全4頁)

到発明の名称 半導体装置

②特 関 昭62-69117

每出 啊 昭62(1987)3月25日

邳 等 明 者 各 符

正 一 神奈/

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

②出 閩 人 株式会社 東 芝

神奈川県川崎市幸区堀川町72番地

⑫代 理 人 弁理士 鈴江 武彦 外2名

料 観 1

1. 角明の名所 半項体装置

2. 将作団状の配照

電車を受けて回路を構えたMOS型半額体管理において、外部から供給される地位を圧に合づいて作動されるMOS FETのゲート絶縁関が全、耐配電源電圧は下回路によって施下された電圧に基づいて作動されるMOS FETのゲート 絶縁関節より取く形成したことを新聞とする半線は管理

3. 是明の耳ばな説明

〔凡切の目的〕

(遅至上の利用分野)

この代明は、MOS FETで解放される しち」にあわるもので、特に内側に発弧管圧倒下 回路を引えた半導体管理管理に関する。

(延来の伎婿)

一ねに、MOS FETを用いて構成される しSIにおいては、しSIチップ内の全ての M O'S FETのゲート酸化原体は同じに設定されている。これは製造プロセスが最も超越であり、 しかもLSIチップ内の全てのM O S FETが 5 Vで動作するためである。

しかしながら、近年のしSIの西奥は化に伴ってる東子および配ねの世紀化が進んでおり、デザインルールが〇、8μm以下になると上記5Vの動作電理電圧ではしSIのほ役性を促つのが殴りになってきている。これは、超級電圧を一定のはまで属子を超小すると電界が弱くなることによる。では果、ホットキャリア効果やゲート起化器の併圧劣化の問題をもたらす。

この対策として、MOS FETをLDO 機造にしてホットキャリアに対して対性を持たせる事はできるものの、これにも取界があり、ゲート的化質の耐圧劣化に関しては決定的な手段がない。以上のような事情から、LSIの内部を延移圧を下げる方法が過過されている。これは外部からは5 Vの電弧電圧を供給し、この速振電圧をチップ内に形成した飛龍電圧を下泊部で3.3 VR皮

特問昭63-236354(2)

には下させ、内部自然をこのは下させた選任で作動せしめるものである。しかしながら、このような異様でも入出力部にはSVで動かする経路が存在し、この回路におけるホットキャリア効果やグート部化器の耐圧劣化は避けられない。

(発明が解決しようとする筋斑点)

この発明は上記のような事情に振みてなされた もので、その目的とするところは、母童優化によって最朝化されてもホットキャリア効果やゲート

以下、この見明の一変超解について図面を参照して説明する。第2回は、電話物圧時で回路で有する半時は特別の回路間政府を示している。第2回において、11はしSIチップで、このチックの設定を行なう入出力回路が12、この入出力回路が12を介して以始される5Vの電辺可圧を例えたび3、3Vに対下させる電話管圧対下回路13、及びこの過程を同下回路13によって発下された現底の場面を正向下回路13によって発下された現底の場面を11の3つの回路プロックが内面されている。

到1回は上記32回回路における入出力回路 112とセル及び例辺辺辺11を開成するMOS FETの新面積放を示している。第1回において、 15はP型のシリコン島板、18は3、3Vの電圧が 印加されるN型のウェル領域、17は5Vの電圧が 印加されるN型のウェル領域、18は関係が12 のmのゲート酸化器、19は関係が20 nmのゲート酸化器、19は関係が20 nmのゲート酸化器、19は関係が21、21、21 に レイン函域、22はゲート環境、21は第子分類用数 機化額の財圧劣化を確認に低減でき、信仰性を向上できる半級体質費を提供することである。

[現明の側段]

(四項点を解決するための手段と作用)

すなりち、このお明においては、上足の目的を選及するために、MOS FETのグートが化 日をLSIの内部で2個可以上用いており、外部から供給される電瓜選圧で作動される入口目 が5供給される電瓜選圧で作動される入口目 図におけるMOS FETのゲート酸化以降を、 電阻選圧降下回路で降下した意味で作動される内 即回路のMOS FETのゲート酸化四甲より厚

こうすることにより、入出力回話即における
MOS FETのゲート過程回は厚いのでホット
キャリア勿受やゲート団化四の前圧の劣化を防止
でき、且つ君回気圧時下回路で内部回路に供給する可圧を降下しているのでこの内部回路を構成するMOS FETのゲート酸化吸液は減くても貝

(支插例)

化風で、図示する如く入出力回路の12を構成する MOS FETのゲート歴化数19は、セル及び用 辺回路14を構成するMOS FETのゲート動化 ほ18より薄く形成されている。

及に、上述した機成の半個体容置の製造方法について第3回(a)~(d)を参照して現場する。まず、(a)図に示すように、適高のCMOSプロセスを用いてP型のシリコン母近15にN型ののフェル領域15、17を形成する。次に素子分配用の動化回2Jを通讯的に形成した後、この女子分配用形化回2Jを通讯的に形成した後、この女子分配用形化回2Jで分離された電子調域上のシリコン登近15上にゲート酸化回24を12nm度成の厚さに形成する。

次に、セル及び周辺回路14を構成するMOSFETのゲート絶縁図24を選択的にエッチングして除去し、シリコン基板15を積出させると(D)図に示すようになる。

その頃、再び無量化を行なってセル及び周辺回路14の上記録出されたシリコン基版15上に袋原が あ120mのゲート酸化額18を触収する。この類、

特別四63-236354(3)

ر ب ۲ بـــــ ۲ ۰ ۰

入出力回路が12のゲート版化的24は約20mmの 以序のゲート版化は19に成及し、(c)図に示す ようになる。

.***** . • .

__, . ._ ____

以及は、通常のCMOSプロセスと同様であり、ボリンリコンゲート21を形成した後、このポリシリコンゲート22をマスクとしてN型及びP型を形成する下解物のイオンほ入をそれぞれ選択的に行ない、Nチャネル型MOS FETのソース領域20、ドレインが域21、及びPチャネル型MOS FETのソース領域20、ドレインが域21をそれぞれ形成する((d) 図図示)。

の現でゲート題化図の財圧劣化を防止でき、 しちーチップ11を関成する回話全体のMOS FETの値間性を大幅に向上できる。例えば上海 した双傾例のように、入出力回話型12を開放する MOS FETのゲート歴化照19が20nmで 5 Vの電圧が印刷される場合には、このMOS FETのゲート歴化度にかかる増別は2.5MV / cm. セル及び周辺回路14を傾成するMOS FETのゲート歴化期18が12nmで3.3Vの 電圧が印刷される場合の関節は2.75MV/ cmであり、どちらも一般に信頼性を促血できる と言われている3~5MV/cm以下の選択であ り、充分質い信頼性が行られる。

更に、この角明の偶成では、LSIのインターフェイスとして 5 Vを使用できるので、今までのTYLコンパチブルを堪さずに使用できるという効果もほられる。

【児明の動用】

以上規明したようにこの発明によれば、高乗 限化によって放取化されてもホットキャリア効果

ヤグート 関化器の耐圧劣化を耐灰に低減でき、質 低性を向上できる半導体質層が得られる。

4. 図画の問題な以明

取り 超 はこの 発 明 の 一 受 歴 例 に が わ る 半 通 体 任 費 の 新 面 過 収 を 示 す 図 、 第 2 図 は 上 紀 第 1 図 の 日 2 付 成 を 示 す ブ ロ ッ ク 図 、 第 3 図 は 上 紀 第 1 図 に 示 し た 半 趣 体 質 盤 の 製 過 方 な を 切 明 す る た め の 図 で あ る 。

11… しSIチップ、12… 入出力回貨即、13… 出版定圧等下回路、14… セル及び向辺回路、18… セル及び周辺回路を収成するMOS FETのゲート的化場、19… 入出力回路型を達成するMOS

出願人代理人 异風土 移丘武彦

D. July

